Objetivo general: Que el participante conozca e implemente los conceptos básicos en VHDL, basados en la implementación de ecuaciones lógicas generadas a partir de una tabla de verdad e implementada en lenguaje de descripción de hardware después de haber sido simplificada con mapa K. Las ecuaciones se utilizaran para formar circuitos lógicos combinacionales específicos.
Número ideal de asistentes: 15
Costo propuesto para el asistente: Sin costo
Total de horas: 15
Total de créditos: No aplica
Período o Fecha del evento: 10 al 11 de noviembre de 2022
Lugar del evento: Laboratorio de Telefonía
Datos de contacto: Dr. Alberto Manuel Ochoa Brust 3121206284, aochoa@ucol.mx Dr. Leonel Soriano Equigua 3125940699 lsoriano@ucol.mx, Lic. Lourdes Edurne Ibarra Terrones 3123161165 ext 51451, libarra@ucol.mx.
Número ideal de asistentes: 15
Costo propuesto para el asistente: Sin costo
Total de horas: 15
Total de créditos: No aplica
Período o Fecha del evento: 10 al 11 de noviembre de 2022
Lugar del evento: Laboratorio de Telefonía
Datos de contacto: Dr. Alberto Manuel Ochoa Brust 3121206284, aochoa@ucol.mx Dr. Leonel Soriano Equigua 3125940699 lsoriano@ucol.mx, Lic. Lourdes Edurne Ibarra Terrones 3123161165 ext 51451, libarra@ucol.mx.
- Gestor de EC: Leonel Soriano Equigua
Skill Level: Beginner